DDR2内存控制器,DDR2 Memory Controller
1)DDR2 Memory ControllerDDR2内存控制器
1.The Research and Implementation onDDR2 Memory Controller with High Bandwidth and Low Latency;高带宽低延时的DDR2内存控制器的研究与实现
英文短句/例句
1.The Research and Implementation on DDR2 Memory Controller with High Bandwidth and Low Latency;高带宽低延时的DDR2内存控制器的研究与实现
2.Modules Design and Verification Technology Research of DDR2 SDRAM ControllerDDR2内存控制器的模块设计和验证平台技术研究
3.Design and FPGA Implementation of DDR2 Controller IPDDR2控制器IP的设计与FPGA实现
4.Design of SDRAM Controller Applied to DDR and DDR2 Architecture适用于DDR SDRAM和DDR2 SDRAM的控制器的设计
5.Design and Verification of DDR2 SDRAM ControllerDDR2 SDRAM控制器的设计与验证
6.A Master-slave Delay-locked Loop Structure for DDR2 Controller基于DDR2控制器的主从结构DLL的研究与设计
7.DMAC Direct Memory Access Controller直接内存存取控制器
8.Design of DDR2 Controller with the Cache of Reducing Writing Delay of DRAM Based on FPGA基于FPGA实现的带有减小DRAM写延迟的Cache的DDR2控制器的设计
9.MIOC: Memory and I/O Bridge Controller内存和i/o桥控制器
10.DDR2 SDRAM Memory Interface Based on Spartan-3 FPGA;基于Spartan-3 FPGA的DDR2 SDRAM存储器接口设计
11.A RAM Circuit for the Robot Controller一种机器人控制器简便公用内存电路
12.Design of FPGA-Based Fault Injection Tool for DDR2 SDRAM UDIMM基于FPGA的DDR2 SDRAM UDIMM内存故障注入工具的设计
13.Collection of server control and server memory change events.服务器控制和服务器内存更改事件集合。
14.overlay access control register覆盖存取控制寄存器
15.controller bus address register控制器总线地址寄存器
16.control register控制寄存器, 程序计数器
17.Memory mapping LCD controller design research based on SOPC technology基于SOPC技术的内存映射型LCD控制器设计研究
18.From the point of view of the device, say the floppy disk controller, it will see only the address space that its control registers are in (ISA), and not the system memory.从设备的角度来看，比如说软盘控制器，它只能看到在ISA总线上的控制寄存器而不是系统内存。
相关短句/例句
DDR2 SDRAM module controllerDDR2内存条控制器
3)DDR2 controllerDDR2控制器
1.The principle ofDDR2 controller implemented in Xilinx Spartan-3A serials FPGA and how to complete it with MIG software tools.详细介绍了在Xilinx Spartan-3A系列FPGA中实现DDR2控制器的设计原理,介绍利用MIG软件工具实现控制器设计,并给出硬件测试结果。
2.TheDDR2 controller with the Cache of reducing writing delay of DRAM based on FPGA is designed for NSA.本文基于FPGA实现的带有减小DRAM(Dynamic Random Access Memory)即动态随机存取存储器写延迟的Cache(高速缓冲存储器)的DDR2控制器就是为NSA所设计的,DDR2控制器的主要作用是对网络报文的读写进行控制,其内嵌的Cache主要用来消除DDR2控制器中DRAM的写延迟时间,加快系统运行速度。
4)DDR2 SDRAM controllerDDR2 SDRAM控制器
1.This paper describes the method of realizingDDR2 SDRAM controller in the Xil-inx Spartan-3A FPGA series with MIG software tools, gives a detailed description of its basic principle and the hardware test results.文中介绍了利用MIG软件工具在Xilinx Spartan-3A系列FPGA中实现DDR2 SDRAM控制器的设计方法,详细叙述了其基本原理,并给出了硬件测试结果。
5)memory controller内存控制器
1.Analyzing the key technology of memory bus andmemory controller,the detail design of the memory target interface(MTI) is pro.通过对内存总线和内存控制器关键技术的分析,给出了基于SDRAM内存总线的内存目标接口(MTI)设计,在功能和逻辑上实现了内存总线和局部总线间的桥接,为基于内存总线的应用设计提供了一种功能完备的接口部件。
6)Open-Page memory controllerOpen-Page内存控制器
延伸阅读
内存
掌上电脑的内存一般分为ROM（read only memory）和RAM（ read and write memory），只读存储器ROM里面有固化的操作系统，剩余容量可用来存储数据，而RAM主要用来存放数据和运行程序。RAM（Random Access Memory）的全名为随机存取记忆体，它相当于PC机上的移动存储，用来存储和保存数据的。它在任何时候都可以读写，RAM通常是作为操作系统或其他正在运行程序的临时存储介质（可称作系统内存）。 不过，当电源关闭时RAM不能保留数据，如果需要保存数据，就必须把它们写入到一个长期的存储器中（例如硬盘）。正因为如此，有时也将RAM称作“可变存储器”。RAM内存可以进一步分为静态RAM（SRAM）和动态内存（DRAM）两大类。DRAM由于具有较低的单位容量价格，所以被大量的采用作为系统的主记忆。 RAM和ROM相比，两者的最大区别是RAM在断电以后保存在上面的数据会自动消失，而ROM就不会。4～8M的RAM对于一般应用程序的运行已经足够，如果追求多媒体功能，64M的RAM容量也只能够算是基本要求。
